LIQUID CRYSTAL DISPLAY DEVICE AND ITS PRODUCTION JP6258647 Patent Number: Publication date: 1994-09-16 SHIMADA KENICHI; others: 01 Inventor(s): Applicant(s): HITACHI LTD; others: 01 Requested Patent: ☐ JP6258647 Application Number: JP19930046841 19930308 Priority Number(s): IPC Classification: G02F1/1339 EC Classification: Equivalents: **Abstract** PURPOSE: To provide the liquid crystal display device which is enhanced in contrast and improved in display quality. CONSTITUTION: This liquid crystal display device is constituted by injecting a liquid crystal LC between

CONSTITUTION: This liquid crystal display device is constituted by injecting a liquid crystal LC between a transparent substrate SUB1 having thin-film transistors TFts, driving electrodes, the liquid crystal LC and an oriented film OR11 formed on it and a transparent substrate SUB2 having a black mask BM, color filters FIL of three colors (R, G, B), a black mask BM for imparting light absorptivity to the peripheral edges of pixels, a common electrode ITO2 and an oriented film OR12 formed on it and sealing these substrates with a sealing material SL. Spacers SPC consisting of a transparent material for maintaining a specified spacing between the transparent substrate SUB1 and the transparent substrate SUB2 by interposing these spacers therebetween are arranged in the part of the black mask BM. As a result, the leakage of light by the spacers SPC does not arise any more and the contrast ratio between selected parts and non-selected parts is increased. The display quality is thus greatly improved.

Data supplied from the esp@cenet database - 12

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-258647

(43)公開日 平成6年(1994)9月16日

(51)Int.Cl.⁵

識別記号

庁内整理番号 8507-2K

FΙ

技術表示箇所

G 0 2 F 1/1339

500

審査請求 未請求 請求項の数2 OL (全 19 頁)

(21)出願番号	特願平5-46841	(71)出願人	000005108
(oo) delle o	75-A F (1000) O H O H		株式会社日立製作所
(22)出願日	平成5年(1993)3月8日	(71)出願人	東京都千代田区神田駿河台四丁目6番地000233088
		(11)山野八	日ウデバイスエンジニアリング株式会社
			千葉県茂原市早野3681番地
		(72)発明者	島田 賢一
			千葉県茂原市早野3681番地 日立デバイス
			エンジニアリング株式会社内
		(72)発明者	矢島 敬司
			千葉県茂原市早野3300番地 株式会社日立
			製作所電子デバイス事業部内
		(74)代理人	弁理士 武 顕次郎

(54) 【発明の名称 】 液晶表示装置およびその製造方法


(57)【要約】

【目的】 高コントラストを図り表示品質を向上させた 液晶表示装置を得る。

【構成】 薄膜トランジスタTFT, 駆動電極 I TO 1,液晶LC,配向膜OR11を形成した透明基板SU B1と、ブラックマスクBM, 3色(R, G, B)のカ ラーフィルタF I L、画素周縁に吸光性を持たせるため のブラックマスクBM、共通電極ITO2、配向膜OR 12を形成した透明基板SUB2の間に液晶しCを注入 し、シール材SLで封止してなり、前記透明基板SUB 1と透明基板SUB2との間に介在して両者の間隔を一 定に保つための透明な材料のスペーサSPCを前記ブラ ックマスクBMの部分に配置した。

【効果】 スペーサによる光の漏れが発生することがな くなり、選択部と非選択部のコントラスト比が大きくな って、表示品質が著しく向上する。

3 1



1

【特許請求の範囲】

【請求項1】薄膜トランジスタTFT, 駆動電極ITO 1. 液晶LC. 配向膜OR11を形成した透明基板SU B1と、ブラックマスクBM、3色(R、G、B)のカ ラーフィルタF IL, 画素周縁に吸光性を持たせるため のブラックマスクBM, 共通電極ITO2, 配向膜OR 12を形成した透明基板SUB2の間に液晶しCを注入 し、シール材SLで封止してなる液晶表示装置におい

して両者の間隔を一定に保つための透明な材料のスペー サSPCを前記ブラックマスクBMの部分に配置したと とを特徴とする液晶表示装置。

【請求項2】薄膜トランジスタTFT, 駆動電極ITO 1、液晶LC、配向膜OR11を形成した透明基板SU B1と、ブラックマスクBM, 3色(R, G, B)のカ ラーフィルタF I L, 画素周縁に吸光性を持たせるため のブラックマスクBM, 共通電極ITO2, 配向膜OR 12を形成した透明基板SUB2の間に形成された所定 る液晶表示装置の製造方法において、

少なくとも前記液晶表示装置の表示領域をカバーする大 きさの感光体に、静電写真法により一様に電荷を帯電さ

前記ブラックマスクBMのパターンと同一のパターンを もつホトマスクを介して前記感光体に露光を施してブラ ックマスクBMのパターンと同一のパターンの電荷を残 し. -

ブラックマスクBMパターンと同一のパターンの電荷を 残した前記感光体に、静電的に前記所定の間隔を保持す る粒径を有する透明ビーズ状のスペーサSPCを吸着さ 4

感光体に吸着させた前記スペーサSPCを液晶表示装置 を構成する透明基板SUB2のブラックマスクBM上に 静電的に転写させるととによって、前記スペーサSPC がブラックマスクBM部分にのみ存在し、画素部には存 在しない液晶表示装置を得ることを特徴とする液晶表示 装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示装置の製造方 法に係り、特に、薄膜トランジスタ(TFT)等を使用 したアクティブ・マトリクス方式の液晶表示装置の製造 方法に関する。

[0002]

【従来の技術】アクティブ・マトリクス方式の液晶表示 装置は、マトリクス状に配列された複数の画素電極のそ れぞれに対応して非線形素子(スイッチング素子)を設 けたものである。各画素における液晶は理論的には常時 駆動(デューティ比 1.0)されているので、時分割駆動 50 選択画素間のコントラスト比が小さくなってしまい、表

方式を採用している、いわゆる単純マトリクス方式と比 ベてアクティブ方式はコントラストが良く、特にカラー 液晶表示装置では欠かせない技術となりつつある。スイ ッチング素子として代表的なものとしては薄膜トランジ スタ (TFT) がある。

【0003】図25は従来技術による薄膜トランジスタ を使用したカラー液晶表示装置の要部概略構造を説明す るための部分断面図である。一般に、この種の液晶表示 装置は、薄膜トランジスタ(TFT)を形成した透明基 前記透明基板SUB1と透明基板SUB2との間に介在 10 板(以下、下部透明ガラス基板ともいう)SUB1とカ ラーフィルタFILを形成した透明基板(以下、上部透 明ガラス基板ともいう)SUB2の間に液晶LCを注入 し、シール材SLで封止してなる。

【0004】透明基板SUB1側には、駆動電極ITO 1,液晶TFT,配向膜OR11等が形成されており、 また透明基板SUB2側には少なくとも3色(R,G, B) のカラーフィルタFIL, 画素周縁に吸光性を持た せるためのブラックマスクBM、共通電極ITO2、配 向膜OR12等が形成されており、上記配向膜OR11 の間隔に液晶しCを注入し、シール材SLで封止してな 20 とOR12との間にネマチック等の液晶しCが封入され ている。

> 【0005】そして、上記液晶LCの封入層の厚さ、す なわち透明基板SUB1ど透明基板SUB2との間の間 隔を一定に保つために、表示領域にはポリマービーズ等 の透明な材料のスペーサSPCが上記間隔内に分散配置 されており、また封止部分には封止材SL内にガラスフ ァイバー等の材料からなる封止部スペーサSPC-Eが 配置されている。

【0006】なお、薄膜トランジスタを使用したアクテ ィブ・マトリクス方式の液晶表示装置は、例えば特開昭 63-309921号公報や、「冗長構成を採用した1 2.5型アクティブ・マトリクス方式カラー液晶ディスプ レイ」、日経エレクトロニクス、頁193~210、1986年12 月15日、日経マグロウヒル社発行、で知られている。 [0007]

【発明が解決しようとする課題】上記従来の液晶表示装 置の製造において、液晶LCの封入層の厚さ、すなわち 透明基板SUB1と透明基板SUB2との間の間隔を一 定に保つために配置されるポリマービーズ等の透明な材 40 料のスペーサSPCの上記間隔への分散は、スペーサS PCとなるポリマービーズ等を適宜の溶剤あるいは水な どに混合し、これをスプレー法などで透明基板SUB1 または透明基板SUB2に一様に散布する方法を用いて

【0008】しかし、上記の方法により分散されたスペ ーサSPCは基板間の全面に一様に分散されるために、 画素部にも配置されてしまう。そのため、画素部に配置 されたスペーサSPCの光屈折あるいは光反射作用によ って選択された画素の周囲に光が漏れて、選択画素と非

3

示品質を劣化させるという問題があった。

【0009】本発明の目的は、上記従来技術の問題点を解消し、高コントラストを図って表示品質を向上させた液晶表示装置を得ることのできる液晶表示装置とそのの製造方法を提供することにある。

【課題を解決するための手段】上記目的を達成するため

[0010]

に、本発明の液晶表示装置は、液晶LCを封入する2枚 の透明基板の間に配置するスペーサを、光吸収材である ブラックマスク部分にのみ配置したことを特徴とする。 すなわち、薄膜トランジスタTFT、駆動電極ITO 1,液晶LC,配向膜OR11を形成した透明基板SU B1と、ブラックマスクBM, 3色(R, G, B)のカ ラーフィルタF I L, 画素周縁に吸光性を持たせるため のブラックマスクBM, 共通電極 ITO2, 配向膜OR 12を形成した透明基板SUB2の間に液晶LCを注入 し、シール材SLで封止してなり、前記透明基板SUB 1と透明基板SUB2との間に介在して両者の間隔を一 定に保つための透明な材料のスペーサSPCを前記ブラ ックマスクBMの部分に配置したことを特徴とする。 【0011】また、本発明の液晶表示装置の製造方法 は、静電写真の原理を利用してブラックマスクBM部分 にのみ選択的にスペーサSPCを配置して、画素部には スペーサSPCが存在しないようにしたことを特徴とす る。すなわち、少なくとも前記液晶表示装置の表示領域 をカバーする大きさの感光体1に、静電写真法により一 様に電荷を帯電させ、前記ブラックマスクBMのパター ンと同一のパターンをもつホトマスク5を介して前記感 光体1に露光を施してブラックマスクBMのパターンと 同一のパターンの電荷を残し、ブラックマスクBMパタ 30 ーンと同一のバターンの電荷を残した前記感光体1に、 静電的に前記所定の間隔を保持する粒径を有する透明ビ ーズ状のスペーサSPCを吸着させ、感光体1に吸着さ せた前記スペーサSPCを液晶表示装置を構成する透明 基板SUB2のブラックマスクBM上に静電的に転写さ せることによって、前記スペーサSPCがブラックマス クBM部分にのみ存在し、画素部には存在しない液晶表 示装置を得ることを特徴とする。

[0012]

【作用】上記本発明の構成とした液晶表示装置によれば、光の通過しないブラックマスクBM部分に配置されたスペーサSPCは光の通過に影響を及ぼすことが無く、また画素部にはスペーサSPCが存在しないために選択された画素部を通過する光は散乱を受けることがない。

【0013】 したがって、従来のごとくスペーサによる 光の漏れが発生することがなくなり、選択部と非選択部 のコントラスト比が大きくなって、表示品質が著しく向 上する。また、本発明の製造方法は静電写真法を用いる なめに、微細なブラクマスクRM部分に対して正確なる ベーサSPCに配置が容易かつ正確になされ、コストダウンにも大きく寄与する。

[0014]

【実施例】本発明、本発明の更に他の目的及び本発明の「更に他の特徴は図面を参照した以下の説明から明らかとなるであろう。図1は本発明による液晶表示装置の1実施例の構造を説明する要部概略断面図であって、SUB1は薄膜トランジスタTFTを形成した透明基板、ITO1は駆動電極等、PSV1は保護膜、ORI1は配向膜、SUB2はブラックマスクBM、3色カラーフィルタFILを形成した透明基板、ITO2は共通透明電極、PSV2は保護膜、ORI2は配向膜、SLはシール材(封止材)、SPC-Eは封止部スペーサ、SPCはスペーサ、LCは液晶である。

【0015】同図において、透明基板SUB1には駆動電極等のITO1や保護膜PSV1、薄膜トランジスタTFT、配向膜ORI1が形成されている。また、透明基板SUB2にはブラックマスクBM、3色(R,G,B)カラーフィルタFIL、共通透明電極ITO2、保20 護膜PSV2、配向膜ORI2が形成されている。

【0016】透明基板SUB1と透明基板SUB2の間の間隔には、液晶LCが注入されており、封止部スペーサSPC-Eを混入したシール材SLで封止されている。そして、透明基板SUB1と透明基板SUB2の間の間隔を一様に保持するために、ポリマービーズからなるスペーサSPCが上記透明基板SUB2に形成されたブラックマスクBM部分に配置されている。

【0017】このスペーサSPCは画素部分、すなわち光が通過するカラーフィルタFIL部分には存在しないため、選択された画素を通過する光に対してスペーサSPCにより反射、屈折あるいは散乱等の所謂光漏れを及ぼすことがない。そのため、選択部と非選択部のコントラスト比が大きくなり、表示品質が大幅に向上される。【0018】次に、本発明による液晶表示装置の製造方法について説明する。図2~図5は本発明による液晶表示装置の製造方法の1実施例を説明する工程概念図であって、前記図1と同一符号は同一部分に対応し、1は少なくとも前記液晶表示装置の表示領域をカバーする大きさの感光体、11は感光体1の基体を構成する金属基40板、12は感光層、2はコロナ放電器、3は電荷、4は露光光、5はブラックマスクBMと同一の遮光パターン51を有するホトマスクである。

【0019】先ず、図2に示したように、感光体1に表面全面にコロナ放電器2を用いて電荷を一様に帯電させる。次に、図3に示したように、一様に電荷3を帯電させた感光体1にホトマスク5を介して露光光4を照射し、パターン51部分に対応する部分を残して電荷を中和させる。

上する。また、本発明の製造方法は静電写真法を用いる 【0020】図4はマスク露光後の感光体1にスペーサ ために、微細なブラクマスクBM部分に対して正確なス 50 SPCを吸着させる工程を示し、スペーサSPCを感光 体1に振り掛けることで静電低に吸着され、電荷の残っ た部分すなわちブラックマスクBMと同一パターンでス ペーサSPCが被着する。スペーサSPCを吸着させた 感光体1を、図5に示したようにブラックマスクBMお よびカラーフィルタFILを形成した透明基板SUB2 に対して位置合わせする。この位置合わせは、吸着した スペーサSPCのパターンとブラックマスクBMとを一 致させる。

【0021】感光体1と透明基板SUB2を位置合わせ した後、透明基板SUB2の背面からコロナ放電器2に 10 より電荷3を帯電させるこによって透明基板SUB2の ブラックマスクBM側に、感光体lに被着したスペーサ SPCと逆極性の電荷が誘起し、スペーサSPCは透明 基板SUB2のブラックマクス部分に転写される。こう してスペーサSPCを転写した透明基板SUB2をTF Tを形成した透明基板SUB1に組合せ、両者の間隙に 液晶しCを注入して封止材SLで封止することにより、 図1 に示した液晶表示装置が構成される。

【0022】この実施例の方法によれば、微細なブラク つ正確に配置することが可能となる。なお、ホトマスク はブラックマスクの形成に用いたものを利用することが でき、帯電する電荷の極性、転写に用いる帯電極性は上 記と互いに逆極性としてもよいことが言うまでもない。 【0023】また、本発明は上記したカラー液晶表示装 置のみならず、白黒の液晶表示装置に適用することも可 能である。以下、アクティブ・マトリクス方式のカラー 液晶表示装置にこの発明を適用した実施例を説明する。 なお、以下説明する図面で、同一機能を有するものは同 一符号を付け、その繰り返しの説明は省略する。

《マトリクス部の概要》図6は本発明明が適用されるア クティブ・マトリクス方式カラー液晶表示装置の 1 画素 とその周辺を示す平面図、図7は図6の3-3切断線に おける断面を示す図、図8は図6の4-4切断線におけ る断面図である。

【0024】図6に示すように、各画素は隣接する2本 の走査信号線(ゲート信号線または水平信号線)GL と、隣接する2本の映像信号線(ドレイン信号線または 垂直信号線) D L との交差領域内(4本の信号線で囲ま れた領域内)に配置されている。各画素は薄膜トランジ スタTFT、透明画素電極ITO1および保持容量素子 Caddを含む。走査信号線GLは図では左右方向に延在 し、上下方向に複数本配置されている。映像信号線DL は上下方向に延在し、左右方向に複数本配置されてい る。なお、とこではスペーサSPCは図示を省略してあ る。

【0025】図7に示すように、液晶層LCを基準にし て下部透明ガラス基板SUB1側には薄膜トランジスタ TFTおよび透明画素電極 ITO1が形成され、上部透 明ガラス基板SUB2側にはカラーフィルタFIL、遮 50 基板SUB2側の共通透明画素電極ITO2は、少なく

光用ブラックマトリクスパターンBMが形成されてい る。透明ガラス基板SUB1、SUB2の両面にはディ ップ処理等によって形成された酸化シリコン膜SIOが 設けられている。

【0026】上部透明ガラス基板SUB2の内側(液晶 LC側)の表面には、遮光膜BM、カラーフィルタF1 L、保護膜PSV2、共通透明画素電極ITO2(CO M) および上部配向膜OR I 2 が順次積層して設けられ ている。

《マトリクス周辺の概要》図9は上下のガラス基板SU B1,SUB2を含む表示パネルPNLのマトリクス (AR) 周辺の要部平面を、図10はその周辺部を更に 誇張した平面を、図7は図9及び図10のパネル左上角 部に対応するシール部SL付近の拡大平面を示す図であ る。また、図12は図7の断面を中央にして、左側に図 11の8a-8a切断線における断面を、右側に映像信 号駆動回路が接続されるべき外部接続端子DTM付近の 断面を示す図である。同様に図13は、左側に走査回路 が接続されるべき外部接続端子GTM付近の断面を、右 マスクBM部分に対して正確なスペーサSPCを容易か 20 側に外部接続端子が無いところのシール部付近の断面を 示す図である。

> 【0027】とのパネルの製造では、小さいサイズであ ればスループット向上のため1枚のガラス基板で複数個 分のデバイスを同時に加工してから分割し、大きいサイ ズであれば製造設備の共用のためどの品種でも標準化さ れた大きさのガラス基板を加工してから各品種に合った サイズに小さくし、いずれの場合も一通りの工程を経て からガラスを切断する。図9~図11は後者の例を示す もので、図9、図10の両図とも上下基板SUB1.S 30 UB2の切断後を、図11は切断前を表しており、LN は両基板の切断前の縁を、CT1とCT2はそれぞれ基 板SUB1、SUB2の切断すべき位置を示す。 いずれ の場合も、完成状態では外部接続端子群Tg、Td(添 字略)が存在する(図で上下辺と左辺の)部分はそれら を露出するように上側基板SUB2の大きさが下側基板 SUB1よりも内側に制限されている。端子群Tg, T d はそれぞれ後述する走査回路接続用端子G T M、映像 信号回路接続用端子DTMとそれらの引出配線部を集積 回路チップCHIが搭載されたテープキャリアパッケー ジTCP (図22、図23) の単位に複数本まとめて名 付けたものである。各群のマトリクス部から外部接続端 子部に至るまでの引出配線は、両端に近づくにつれ傾斜 している。これは、パッケージTCPの配列ピッチ及び 各バッケージTCPにおける接続端子ピッチに表示パネ ルPNLの端子DTM、GTMを合わせるためである。 【0028】透明ガラス基板SUB1、SUB2の間に はその縁に沿って、液晶封入口【NJを除き、液晶LC を封止するようにシールバターンSLが形成される。シ ール材は例えばエポキシ樹脂から成る。上部透明ガラス

とも一箇所において、本実施例ではパネルの4角で銀べ ースト材AGPによって下部透明ガラス基板SUB1側 に形成されたその引出配線 I N T に接続されている。 C の引出配線INTは後述するゲート端子GTM、ドレイ ン端子DTMと同一製造工程で形成される。 配向膜O RII、ORI2、透明画素電極ITO1、共通透明画 素電板ITO2、それぞれの層は、シールパターンSL の内側に形成される。偏光板POL1、POL2はそれ ぞれ下部透明ガラス基板 SUB1、上部透明ガラス基板 晶分子の向きを設定する下部配向膜OR I1と上部配向 膜ORI2との間でシールパターンSLで仕切られた領 域に封入されている。下部配向膜ORI1は下部透明ガ ラス基板SUB1側の保護膜PSV1の上部に形成され る。

【0029】この液晶表示装置は、下部透明ガラス基板 SUB1側、上部透明ガラス基板SUB2側で別個に種 々の層を積み重ね、シールパターンSLを基板SUB2 側に形成し、下部透明ガラス基板SUB1と上部透明ガ ラス基板SUB2とを重ね合わせ、シール材SLの開口 20 部INJから液晶しCを注入し、注入口INJをエポキ シ樹脂などで封止し、上下基板を切断することによって 組み立てられる。

《薄膜トランジスタTFT》次に、図6、図7に戻り、 TFT基板SUB1側の構成を詳しく説明する。

【0030】薄膜トランジスタTFTは、ゲート電極G Tに正のバイアスを印加すると、ソースードレイン間の チャネル抵抗が小さくなり、バイアスを零にすると、チ ャネル抵抗は大きくなるように動作する。各画素には複 数(2つ)の薄膜トランジスタTFT1、TFT2が冗 長して設けられる。薄膜トランジスタTFT1、TFT 2のそれぞれは、実質的に同一サイズ (チャネル長、チ ャネル幅が同じ)で構成され、ゲート電極GT、ゲート 絶縁膜G [、i型(真性、intrinsic、導電型決定不純 物がドープされていない) 非晶質シリコン(Si)から なるi型半導体層AS、一対のソース電極SD1、ドレ イン電極SD2を有す。なお、ソース、ドレインは本来 その間のバイアス極性によって決まるもので、この液晶 表示装置の回路ではその極性は動作中反転するので、ソ ース、ドレインは動作中入れ替わると理解されたい。し 40 かし、以下の説明では、便宜上一方をソース、他方をド レインと固定して表現する。

《ゲート電極GT》ゲート電極GTは走査信号線GLか ら垂直方向に突出する形状で構成されている (T字形状 に分岐されている)。ゲート電極GTは薄膜トランジス タTFT1、TFT2のそれぞれの能動領域を越えるよ う突出している。薄膜トランジスタTFT1、TFT2 のそれぞれのゲート電極 G T は、一体に (共通のゲート 電極として)構成されており、走査信号線GLに連続し

の第2導電膜g2で形成されている。第2導電膜g2と しては例えばスパッタで形成されたアルミニウム(A 1) 膜が用いられ、その上にはA1の陽極酸化膜AOF が設けられている。

【0031】とのゲート電極GTはi型半導体層ASを 完全に覆うよう(下方からみて)それより大き目に形成 され、i型半導体層ASに外光やバックライト光が当た らないよう工夫されている。

《走査信号線GL》走査信号線GLは第2導電膜g2で SUB2の外側の表面に形成されている。液晶LCは液 10 構成されている。との走査信号線GLの第2導電膜g2 はゲート電極GTの第2導電膜g2と同一製造工程で形 成され、かつ一体に構成されている。また、走査信号線 GL上にもAlの陽極酸化膜AOFが設けられている。 《絶縁膜GI》絶縁膜GIは、薄膜トランジスタTFT 1、TFT2において、ゲート電極GTと共に半導体層 ASに電界を与えるためのゲート絶縁膜として使用され る。絶縁膜GIはゲート電極GTおよび走査信号線GL の上層に形成されている。絶縁膜GIとしては例えばブ ラズマCVDで形成された窒化シリコン膜が選ばれ、1 200~2700点の厚さに(本実施例では、2000 A程度) 形成される。ゲート絶縁膜G [は図1] に示す ように、マトリクス部ARの全体を囲むように形成さ れ、周辺部は外部接続端子DTM、GTMを露出するよ う除去されている。絶縁膜GIは走査信号線GLと映像 信号線DLの電気的絶縁にも寄与している。

> 《 i 型半導体層AS》 i 型半導体層ASは、本例では薄 膜トランジスタTFT1、TFT2のそれぞれに独立し た島となるよう形成され、非晶質シリコンで、200~ 2200人の厚さに(本実施例では、2000人程度の 膜厚)で形成される。層 d O はオーミックコンタクト用 のリン(P)をドープしたN(+)型非晶質シリコン半導 体層であり、下側に i 型半導体層ASが存在し、上側に 導電層d2(d3)が存在するところのみに残されてい る。

【0032】i型半導体層ASは走査信号線GLと映像 信号線DLとの交差部 (クロスオーバ部) の両者間にも 設けられている。この交差部のi型半導体層ASは交差 部における走査信号線GLと映像信号線DLとの短絡を 低減する。

《透明画素電極 [TO1》透明画素電極 [TO1は液晶 表示部の画素電極の一方を構成する。

【0033】透明画素電極ITO1は薄膜トランジスタ TFT1のソース電極SD1および薄膜トランジスタT FT2のソース電極SD1の両方に接続されている。と のため、薄膜トランジスタTFT1、TFT2のうちの 1つに欠陥が発生しても、その欠陥が副作用をもたらす 場合はレーザ光等によって適切な箇所を切断し、そうで ない場合は他方の薄膜トランジスタが正常に動作してい るので放置すれば良い。透明画素電極 ITO1は第1導 て形成されている。本例では、ゲート電極GTは、単層 50 電膜dlによって構成されており、この第1導電膜dl

はスパッタリングで形成された透明導電膜(Indium-Tin -Oxide ITO:ネサ膜)からなり、1000~200 0人の厚さに(本実施例では、1400人程度の膜厚) 形成される。

9

《ソース電極SD1、ドレイン電極SD2》ソース電極 SD1、ドレイン電極SD2のそれぞれは、N(+)型半 導体層d0に接触する第2導電膜d2とその上に形成された第3導電膜d3とから構成されている。

【0034】第2導電膜d2はスパッタで形成したクロム(Cr)膜を用い、500~1000点の厚さに(本実施例では、600点程度)で形成される。Cr膜は膜厚を厚く形成するとストレスが大きくなるので、2000点程度の膜厚を越えない範囲で形成する。Cr膜はN(+)型半導体層d0との接着性を良好にし、第3導電膜d3のAlがN(+)型半導体層d0に拡散することを防止する(いわゆるバリア層の)目的で使用される。第2導電膜d2として、Cr膜の他に高融点金属(Mo、Ti、Ta、W)膜、高融点金属シリサイド(MoSi、TiSi、TaSi、WSi)膜を用いてもよい

【0035】第3導電膜d3はA1のスパッタリングで3000~5000Aの厚さに(本実施例では、4000A程度)形成される。A1膜はCr膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極SD1、ドレイン電極SD2および映像信号線DLの抵抗値を低減したり、ゲート電極GTやi型半導体層ASに起因する段差乗り越えを確実にする(ステップカバーレッジを良くする)働きがある。

【0036】第2導電膜d2、第3導電膜d3を同じマスクパターンでパターニングした後、同じマスクを用い 30 て、あるいは第2導電膜d2、第3導電膜d3をマスクとして、N(+)型半導体層d0が除去される。つまり、i型半導体層AS上に残っていたN(+)型半導体層d0は第2導電膜d2、第3導電膜d3以外の部分がセルフアラインで除去される。このとき、N(+)型半導体層d0はその厚さ分は全て除去されるようエッチングされるので、i型半導体層ASも若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい。

《映像信号線DL》映像信号線DLはソース電極SD 1、ドレイン電極SD2と同層の第2導電膜d2、第3 導電膜d3で構成されている。

《保護膜PSV1》薄膜トランジスタTFTおよび透明 画素電極ITO1上には保護膜PSV1が設けられている。保護膜PSV1は主に薄膜トランジスタTFTを湿 気等から保護するために形成されており、透明性が高く しかも耐湿性の良いものを使用する。保護膜PSV1は たとえばプラズマCVD装置で形成した酸化シリコン膜 や窒化シリコン膜で形成されており、1μm程度の膜厚 で形成する。 【0037】保護膜PSV1は図11に示すように、マトリクス部ARの全体を囲むように形成され、周辺部は外部接続端子DTM、GTMを露出するよう除去され、また上基板側SUB2の共通電極COMを下側基板SUB1の外部接続端子接続用引出配線INTに銀ペーストAGPで接続する部分も除去されている。保護膜PSV1とゲート絶縁膜GIの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンスgmを薄くされる。従って図11に示すように、保護効果の高い保護膜PSV1は周辺部もできるだけ広い範囲に亘って保護するようゲート絶縁膜G1よりも大きく形成されている。

《遮光膜BM》上部透明ガラス基板SUB2側には、外部光又はバックライト光が i 型半導体層ASに入射しないよう遮光膜BMが設けられている。図6に示す遮光膜BMの閉じた多角形の輪郭線は、その内側が遮光膜BMが形成されない開口を示している。遮光膜BMは光に対する遮蔽性が高いたとえばアルミニウム膜やクロム膜等で形成されており、本実施例ではクロム膜がスパッタリングで1300A程度の厚さに形成される。

【0038】従って、薄膜トランジスタTFT1、TFT2のi型半導体層ASは上下にある遮光膜BMおよび大き目のゲート電極GTによってサンドイッチにされ、外部の自然光やバックライト光が当たらなくなる。遮光膜BMは各画素の周囲に格子状に形成され(いわゆるブラックマトリクス)、この格子で1画素の有効表示領域が仕切られている。従って、各画素の輪郭が遮光膜BMによってはっきりとし、コントラストが向上する。つまり、遮光膜BMはi型半導体層ASに対する遮光とブラックマトリクスとの2つの機能をもつ。

【0039】透明画素電極ITO1のラピング方向の根本側のエッジ部分(図6右下部分)も遮光膜BMによって遮光されているので、上記部分にドメインが発生したとしても、ドメインが見えないので、表示特性が劣化することはない。遮光膜BMは図10に示すように周辺部にも額縁状に形成され、そのパターンはドット状に複数の開口を設けた図6に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜BMは図10~図13に示すように、シール部SLの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いでいる。他方、この遮光膜BMは基板SUB2の縁よりも約0.3~1.0mm程内側に留められ、基板SUB2の切断領域を避けて形成されている。

《カラーフィルタFIL》カラーフィルタFILは画素に対向する位置に赤、緑、青の繰り返しでストライプ状に形成される。カラーフィルタFILは透明画素電極ITO1の全てを覆うように大き目に形成され、遮光膜BMはカラーフィルタFILおよび透明画素電極ITO1の周縁のエッジ部分と重なるよう透明画素電極ITO1の周縁

部より内側に形成されている。

【0040】カラーフィルタFILは次のように形成す ることができる。まず、上部透明ガラス基板SUB2の 表面にアクリル系樹脂等の染色基材を形成し、フォトリ ソグラフィ技術で赤色フィルタ形成領域以外の染色基材 を除去する。との後、染色基材を赤色染料で染め、固着 処理を施し、赤色フィルタRを形成する。つぎに、同様 な工程を施すことによって、緑色フィルタG、青色フィ ルタBを順次形成する。

《保護膜PSV2》保護膜PSV2はカラーフィルタF [Lの染料が液晶LCに漏れることを防止するために設 けられている。保護膜PSV2はたとえばアクリル樹 脂、エポキシ樹脂等の透明樹脂材料で形成されている。 《共通透明画素電極ITO2》共通透明画素電極ITO 2は、下部透明ガラス基板SUB1側に画素ごとに設け られた透明画素電極 I TO 1 に対向し、液晶 L C の光学 的な状態は各画素電極 ITO1と共通透明画素電極 IT ○2との間の電位差(電界)に応答して変化する。この 共通透明画素電極 I TO2 にはコモン電圧 V comが印加 圧V comは映像信号線DLに印加される最小レベルの駆 動電圧V d minと最大レベルの駆動電圧V d maxとの中間 直流電位に設定されるが、映像信号駆動回路で使用され る集積回路の電源電圧を約半分に低減したい場合は、交 流電圧を印加すれば良い。なお、共通透明画素電極IT ○2の平面形状は図10、図11を参照されたい。

《保持容量素子Caddの構造》透明画素電極 ITO1 は、-薄膜トランジスタTFTと接続される端部と反対側 の端部において、隣りの走査信号線GLと重なるように 形成されている。この重ね合わせは、図8からも明らか なように、透明画素電極 I TO 1を一方の電極PL2と し、隣りの走査信号線GLを他方の電極PL1とする保 持容量素子(静電容量素子)Caddを構成する。この保 持容量素子Caddの誘電体膜は、薄膜トランジスタTF Tのゲート絶縁膜として使用される絶縁膜GIおよび陽 極酸化膜AOFで構成されている。

【0041】保持容量素子Caddは走査信号線GLの第 2導電膜g2の幅を広げた部分に形成されている。な お、映像信号線DLと交差する部分の第2導電膜g2は 映像信号線DLとの短絡の確率を小さくするため細くさ 40 れている。保持容量素子C addの電極PL1の段差部に おいて透明画素電極ITOlが断線しても、その段差を またがるように形成された第2導電膜 d 2 および第3導 電膜 d 3 で構成された島領域によってその不良は補償さ

《ゲート端子部》図14は表示マトリクスの走査信号線 GLからその外部接続端子GTMまでの接続構造を示す 図であり、(A) は平面であり(B) は(A) のB-B 切断線における断面を示している。なお、同図は図11 下方付近に対応し、斜め配線の部分は便宜状一直線状で 50

表した。

【0042】AOは写真処理用のマスクバターン、言い 換えれば選択的陽極酸化のホトレジストパターンであ る。従って、このホトレジストは陽極酸化後除去され、 図に示すパターンAOは完成品としては残らないが、ゲ ート配線GLには断面図に示すように酸化膜AOFが選 択的に形成されるのでその軌跡が残る。平面図におい て、ホトレジストの境界線AOを基準にして左側はレジ ストで覆い陽極酸化をしない領域、右側はレジストから 露出され陽極酸化される領域である。陽極酸化されたA L層g2は表面にその酸化物A1 ○ 膜AOFが形成さ れ下方の導電部は体積が減少する。勿論、陽極酸化はそ の導電部が残るように適切な時間、電圧などを設定して 行われる。マスクパターンAOは走査線GLに単一の直 線では交差せず、クランク状に折れ曲がって交差させて いる。

【0043】図中AL層g2は、判り易くするためハッ チを施してあるが、陽極化成されない領域は櫛状にパタ ーニングされている。とれは、A1層の幅が広いと表面 されるように構成されている。本実施例では、コモン電 20 にホイスカが発生するので、1本1本の幅は狭くし、そ れらを複数本並列に束ねた構成とすることにより、ホイ スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最 低限に押さえる狙いである。従って、本例では櫛の根本 に相当する部分もマスクAOに沿ってずらしている。 【0044】ゲート端子GTMは酸化珪素SIO層と接

着性が良くA1等よりも耐電触性の高いC r 層 g 1 と、 更にその表面を保護し画素電極 I TO 1 と同レベル(同 層、同時形成)の透明導電層 d 1 とで構成されている。 なお、ゲート絶縁膜GI上及びその側面部に形成された 導電層d2及びd3は、導電層d3やd2のエッチング 時ピンホール等が原因で導電層g2やg1が一緒にエッ チングされないようその領域をホトレジストで覆ってい た結果として残っているものである。又、ゲート絶縁膜 GIを乗り越えて右方向に延長されたITO層dlは同 様な対策を更に万全とさせたものである。

【0045】平面図において、ゲート絶縁膜GIはその 境界線よりも右側に、保護膜PSV1もその境界線より も右側に形成されており、左端に位置する端子部GTM はそれらから露出し外部回路との電気的接触ができるよ うになっている。図では、ゲート線GLとゲート端子の 一つの対のみが示されているが、実際はこのような対が 図11に示すように上下に複数本並べられ端子群Tg (図10、図11)が構成され、ゲート端子の左端は、 製造過程では、基板の切断領域CT1を越えて延長され 配線SHgによって短絡される。製造過程におけるこの ような短絡線SHgは陽極化成時の給電と、配向膜OR 11のラビング時等の静電破壊防止に役立つ。

《ドレイン端子DTM》図15は映像信号線DLからそ の外部接続端子DTMまでの接続を示す図であり、

(A)はその平面を示し、(B)は(A)のB-B切断

線における断面を示す。なお、同図は図11右上付近に 対応し、図面の向きは便宜上変えてあるが右端方向が基 板SUB1の上端部(又は下端部)に該当する。

13

【0046】TSTdは検査端子でありことには外部回 路は接続されないが、プローブ針等を接触できるよう配 線部より幅が広げられている。同様に、ドレイン端子D TMも外部回路との接続ができるよう配線部より幅が広 げられている。検査端子TSTdと外部接続ドレイン端 子DTMは上下方向に千鳥状に複数交互に配列され、検 査端子TSTdは図に示すとおり基板SUBlの端部に 10 到達することなく終端しているが、ドレイン端子DTM は、図11に示すように端子群Td(添字省略)を構成 し基板SUB1の切断線CT1を越えて更に延長され、 製造過程中は静電破壊防止のためその全てが互いに配線 SHdによって短絡される。検査端子TSTdが存在す る映像信号線DLのマトリクスを挟んで反対側にはドレ イン接続端子が接続され、逆にドレイン接続端子DTM が存在する映像信号線DLのマトリクスを挟んで反対側 には検査端子が接続される。

端子GTMと同様な理由でCr層g1及び1TO層d1 の2層で形成されており、ゲート絶縁膜G I を除去した 部分で映像信号線DLと接続されている。ゲート絶縁膜 GIの端部上に形成された半導体層ASはゲート絶縁膜 GIの縁をテーパ状にエッチングするためのものであ る。端子DTM上では外部回路との接続を行うため保護 膜PSV1は勿論のこと取り除かれている。AOは前述 した陽極酸化マスクでありその境界線はマトリクス全体 をを大きく囲むように形成され、図ではその境界線から 左側がマスクで覆われるが、この図で覆われない部分に 30 は層 g 2 が存在しないのでこのパターンは直接は関係し ない。

【0048】マトリクス部からドレイン端子部DTMま での引出配線は図12の(C)部にも示されるように、 ドレイン端子部DTMと同じレベルの層d1,g1のす ぐ上に映像信号線DLと同じレベルの層 d 2 , d 3 がシ ールパターンSLの途中まで積層された構造になってい るが、これは断線の確率を最小限に押さえ、電触し易い A1層d3を保護膜PSV1やシールパターンSLでで きるだけ保護する狙いである。

《表示装置全体等価回路》表示マトリクス部の等価回路 とその周辺回路の結線図を図16に示す。同図は回路図 ではあるが、実際の幾何学的配置に対応して描かれてい る。ARは複数の画素を二次元状に配列したマトリクス ・アレイである。

【0049】図中、Xは映像信号線DLを意味し、添字 G、BおよびRがそれぞれ緑、青および赤画素に対応し て付加されている。Yは走査信号線GLを意味し、添字 1, 2, 3, …, endは走査タイミングの順序に従って

側(または奇数)映像信号駆動回路He、下側(または 偶数)映像信号駆動回路Hoに接続されている。

【0050】走査信号線Y(添字省略)は垂直走査回路 Vに接続されている。SUPは1つの電圧源から複数の 分圧した安定化された電圧源を得るための電源回路やホ スト(上位演算処理装置)からのCRT(陰極線管)用 の情報をTFT液晶表示装置用の情報に交換する回路を 含む回路である。

《保持容量素子Caddの働き》保持容量素子Caddは、薄 膜トランジスタTFTがスイッチングするとき、中点電 位(画素電極電位) V1cに対するゲート電位変化 ΔVq の影響を低減するように働く。この様子を式で表すと、 次のようになる。

[0051]

 $\Delta V 1c = \{C qs/(C qs+C add+C pix)\} \times \Delta V q$ ここで、Cosは薄膜トランジスタTFTのゲート電極G Tとソース電極SD1との間に形成される寄生容量、C pixは透明画素電極ITO1(PIX)と共通透明画素 電極 I TO2 (COM) との間に形成される容量、 ΔV 【0047】ドレイン接続端子DTMは前述したゲート 20 1cはΔVαによる画素電極電位の変化分を表わす。この 変化分ΔV1cは液晶LCに加わる直流成分の原因となる が、保持容量C addを大きくすればする程、その値を小 さくすることができる。また、保持容量素子Caddは放 電時間を長くする作用もあり、薄膜トランジスタTFT がオフした後の映像情報を長く蓄積する。液晶しCに印 加される直流成分の低減は、液晶LCの寿命を向上し、 液晶表示画面の切り替え時に前の画像が残るいわゆる焼 き付きを低減することができる。

> 【0052】前述したように、ゲート電極GTはi型半 導体層ASを完全に覆うよう大きくされている分、ソー ス電極SD1、ドレイン電極SD2とのオーバラップ面 積が増え、従って寄生容量Cgsが大きくなり、中点電位 V1cはゲート(走査)信号Vqの影響を受け易くなると いう逆効果が生じる。しかし、保持容量素子Caddを設 けることによりこのデメリットも解消することができ

【0053】保持容量素子Caddの保持容量は、画素の 書込特性から、液晶容量Cpixに対して4~8倍(4.C pix < Cadd < 8 · Cpix)、寄生容量 Cqsに対して8~3 40 2倍 (8·Cgs < Cadd < 32·Cgs) 程度の値に設定す る。保持容量電極線としてのみ使用される初段の走査信 号線GL(Y)は共通透明画素電極ITO2(Vcom) と同じ電位にする。図11の例では、初段の走査信号線 は端子GT0、引出線INT、端子DT0及び外部配線 を通じて共通電極COMに短絡される。或いは、初段の 保持容量電極線Yは最終段の走査信号線Yendに接続、 V com以外の直流電位点(交流接地点)に接続するかま たは垂直走査回路Vから1つ余分に走査パルスY を受 けるように接続してもよい。

付加されている。映像信号線X(添字省略)は交互に上 50 《製造方法》つぎに、上述した液晶表示装置の基板SU

B1側の製造方法について図17~図19を参照して説 明する。なお同図において、中央の文字は工程名の略称 であり、左側は図11に示す画素部分、右側は図14に 示すゲート端子付近の断面形状でみた加工の流れを示 す。工程Dを除き工程A~工程Iは各写真処理に対応し て区分けしたもので、各工程のいずれの断面図も写真処 理後の加工が終わりフォトレジストを除去した段階を示 している。

15

【0054】なお、写真処理とは本説明ではフォトレジ ストの途布からマスクを使用した選択露光を経てそれを 10 して、窒化Si膜を選択的にエッチングする。 現像するまでの一連の作業を示すものとし、繰返しの説 明は避ける。以下区分けした工程に従って、説明する。 工程A、図17

7059ガラス(商品名)からなる下部透明ガラス基板 SUB1の両面に酸化シリコン膜SIOをディップ処理 により設けたのち、500℃、60分間のベークを行な う。下部透明ガラス基板SUB1上に膜厚が1100A のクロムからなる第1導電膜g1をスパッタリングによ り設け、写真処理後、エッチング液として硝酸第2セリ チングする。それによって、ゲート端子GTM、ドレイ ン端子DTM、ゲート端子GTMを接続する陽極酸化バ スラインSHg、ドレイン端子DTMを短絡するバスラ インSHd、陽極酸化バスラインSHgに接続された陽 極酸化パッド(図示せず)を形成する。

【0055】工程B、図17

膜厚が2800AのAl-Pd、Al-Si、Al-S i-Ti、Al-Si-Cu等からなる第2導電膜g2 をスパッタリングにより設ける。写真処理後、リン酸と 硝酸と氷酢酸との混酸液で第2導電膜g2を選択的にエ 30 ッチングする。

工程C、図17

写真処理後(前述した陽極酸化マスクAO形成後)、3 %酒石酸をアンモニアによりPH6.25±0.05に調 整した溶液をエチレングリコール液で1:9に稀釈した 液からなる陽極酸化液中に基板SUB1を浸漬し、化成 電流密度が0.5mA/cm になるように調整する(定 電流化成)。次に所定のA 1 〇 膜厚が得られるのに必 要な化成電圧125 Vに達するまで陽極酸化を行う。そ の後との状態で数10分保持することが望ましい(定電 40 圧化成)。これは均一なA1〇 膜を得る上で大事なこ とである。それによって、導電膜g2を陽極酸化され、 走査信号線GL、ゲート電極GTおよび電極PL1上に 膜厚が1800Aの陽極酸化膜AOFが形成される。

【0056】工程D、図18

プラズマCVD装置にアンモニアガス、シランガス、窒 素ガスを導入して、膜厚が2000Aの窒化Si膜を設 け、プラズマCVD装置にシランガス、水素ガスを導入 して、膜厚が2000Aのi型非晶質Si膜を設けたの ち、プラズマCVD装置に水素ガス、ホスフィンガスを 50 れ、その枠部分には拡散板SPB、バックライト支持体

導入して、膜厚が300AのN(+)型非晶質S i 膜を設

【0057】工程E、図18

写真処理後、ドライエッチングガスとしてSF 、CC ' 1 を使用してN(+)型非晶質Si膜、i型非晶質Si 膜を選択的にエッチングすることにより、 i 型半導体層 ASの島を形成する。

工程F、図18

写真処理後、ドライエッチングガスとしてSF を使用

【0058】工程G、図19

膜厚が1400AのITO膜からなる第1導電膜d1を スパッタリングにより設ける。写真処理後、エッチング 液として塩酸と硝酸との混酸液で第1導電膜 d 1を選択 的にエッチングすることにより、ゲート端子GTM、ド レイン端子DTMの最上層および透明画素電極ITO1 を形成する。

【0059】工程H、図19

膜厚が600AのCrからなる第2導電膜d2をスパッ ウムアンモニウム溶液で第1導電膜g1を選択的にエッ 20 タリングにより設け、さらに膜厚が4000人のA1-Pd, Al-Si, Al-Si-Ti, Al-Si-C u等からなる第3導電膜d3をスパッタリングにより設 ける。写真処理後、第3導電膜d3を工程Bと同様な液 でエッチングし、第2導電膜d2を工程Aと同様な液で エッチングし、映像信号線 D L、ソース電極 S D 1、ド レイン電極SD2を形成する。つぎに、ドライエッチン グ装置にCC1 、SF を導入して、N(+)型非晶質S i膜をエッチングすることにより、ソースとドレイン間 のN(+)型半導体層d0を選択的に除去する。

> 【0060】工程1、図19 プラズマCVD装置にアンモニアガス、シランガス、窒 素ガスを導入して、膜厚が1μmの窒化Si膜を設け る。写真処理後、ドライエッチングガスとしてSF を 使用した写真蝕刻技術で窒化Si膜を選択的にエッチン グすることによって、保護膜PSV1を形成する。

《液晶表示モジュールの全体構成》図20は、液晶表示 モジュールMDLの各構成部品を示す分解斜視図であ

【0061】SHDは金属板から成る枠状のシールドケ ース(メタルフレーム)、LCWその表示窓、PNLは 液晶表示パネル、SPBは光拡散板、MFRは中間フレ ーム、BLはバックライト、BLSはパックライト支持 体、LCAは下側ケースであり、図に示すような上下の 配置関係で各部材が積み重ねられてモジュールMDLが 組み立てられる。

【0062】モジュールMDLは、シールドケースSH Dに設けられた爪C LとフックF Kによって全体が固定 されるようになっている。中間フレームMFRは表示窓 LCWに対応する開口が設けられるように枠状に形成さ BLS並びに各種回路部品の形状や厚みに応じた凹凸 や、放熱用の開口が設けられている。

【0063】下側ケースLCAはパックライト光の反射 体も兼ねており、効率のよい反射ができるよう、蛍光管 BLに対応して反射山RMが形成されている。

《表示パネルPNLと駆動回路基板PCB1》図21 は、図9等に示した表示パネルPNLに映像信号駆動回 路He、Hoと垂直走査回路Vを接続した状態を示す上

【0064】CH [は表示パネルPN Lを駆動させる駆 10 動 I Cチップ (下側の3個は垂直走査回路側の駆動 I C チップ、左右の6個ずつは映像信号駆動回路側の駆動 1 Cチップ) である。TCPは図22、図23で後述する ように駆動用【CチップCH【がテープ・オートメイテ ィド・ボンディング法(TAB)により実装されたテー プキャリアパッケージ、PCB1は上記TCPやコンデ ンサCDS等が実装された駆動回路基板で、3つに分割 されている。FGPはフレームグランドパッドであり、 シールドケースSHDに切り込んで設けられたバネ状の 破片 F G が半田付けされる。 F C は下側の駆動回路基板 20 PCB1と左側の駆動回路基板PCB1、および下側の 駆動回路基板PCB1と右側の駆動回路基板PCB1と を電気的に接続するフラットケーブルである。フラット ケーブルFCとしては図に示すように、複数のリード線 (りん青銅の素材にSn鍍金を施したもの)をストライ プ状のポリエチレン層とポリビニルアルコール層とでサ ンドイッチして支持したものを使用する。

。《TCPの接続構造》図22は走査信号駆動回路Vや映 像信号駆動回路He, Hoを構成する、集積回路チップ・ CHIがフレキシブル配線基板に搭載されたテープキャ リアパッケージTCPの断面構造を示す図であり、図2 3はそれを液晶表示パネルの、本例では映像信号回路用 端子DTMに接続した状態を示す要部断面図である。

【0065】同図において、TTBは集積回路CHIの 入力端子・配線部であり、TTMは集積回路CHIの出 力端子・配線部であり、例えばCuから成り、それぞれ の内側の先端部(通称インナーリード)には集積回路C HIのボンディングパッドPADがいわゆるフェースダ ウンボンディング法により接続される。端子TTB、T TMの外側の先端部(通称アウターリード)はそれぞれ 40 半導体集積回路チップCHIの入力及び出力に対応し、 半田付け等によりCRT/TFT変換回路・電源回路S UPに、異方性導電膜ACFによって液晶表示パネルP NLに接続される。バッケージTCPは、その先端部が パネルPNL側の接続端子DTMを露出した保護膜PS V1を覆うようにパネルに接続されており、従って、外 部接続端子DTM(GTM)は保護膜PSV1かパッケ ージTCPの少なくとも一方で覆われるので電触に対し て強くなる。

【0066】BF1はポリイミド等からなるベースフィ 50 【図6】本発明が適用されるアクティブ・マトリックス

ルムであり、SRSは半田付けの際半田が余計なところ へつかないようにマスクするためのソルダレジスト膜で ある。シールバターンSLの外側の上下ガラス基板の隙

18

間は洗浄後エポキシ樹脂EPX等により保護され、パッ ケージTCPと上側基板SUB2の間には更にシリコー ン樹脂SILが充填され保護が多重化されている。

《駆動回路基板PCB2》中間フレームMFRに保持・ 収納される液晶表示部LCDの駆動回路基板PCB2 は、図24に示すように、L字形をしており、IC、コ ンデンサ、抵抗等の電子部品が搭載されている。この駆 動回路基板PCB2には、1つの電圧源から複数の分圧 した安定化された電圧源を得るための電源回路や、ホス ト(上位演算処理装置)からのCRT(陰極線管)用の 情報をTFT液晶表示装置用の情報に変換する回路を含 む回路SUPが搭載されている。CJは外部と接続され る図示しないコネクタが接続されるコネクタ接続部であ る。駆動回路基板PCB2とインバータ回路基板PCB 3とはバックライトケーブルにより中間フレームMFR に設けたコネクタ穴を介して電気的に接続される。

【0067】駆動回路基板PCB1と駆動回路基板PC B2とは折り曲げ可能なフラットケーブルFCにより電 気的に接続されている。組立て時、駆動回路基板PCB 2は、フラットケーブルFCを180°折り曲げることに より駆動回路基板PCB1の裏側に重ねられ、中間フレ ームMFRの所定の凹部に嵌合される。

[0068]

【発明の効果】以上説明したように、本発明によれば、 光の通過しないブラックマスクBM部分に配置されたス ペーサSPCは光の通過に影響を及ぼすことが無く、ま た画素部にはスペーサSPCが存在しないために選択さ れた画素部を通過する光は散乱を受けることがない。

【0069】したがって、従来のごとくスペーサによる 光の漏れが発生することがなくなり、選択部と非選択部 のコントラスト比が大きくなって、表示品質が著しく向 上する。また、本発明の製造方法は静電写真法を用いる ために、微細なブラックマスクBM部分に対して正確な スペーサSPCに配置が容易かつ正確になされ、コスト ダウンにも大きく寄与する。

【図面の簡単な説明】

【図1】本発明による液晶表示装置の1実施例の構造を 説明する要部概略断面図である。

【図2】本発明による液晶表示装置の製造方法の1実施 例を説明する帯電工程の概念図である。

【図3】本発明による液晶表示装置の製造方法の1実施 例を説明する露光工程の概念図である。

【図4】本発明による液晶表示装置の製造方法の1実施 例を説明する吸着工程の概念図である。

【図5】本発明による液晶表示装置の製造方法の1実施 例を説明する転写工程の概念図である。

方式のカラー液晶表示装置の液晶表示部の一画素とその 周辺を示す要部平面図である。

【図7】図6の3-3切断線における1画素とその周辺 を示す断面図である。

【図8】図6の4-4切断線における付加容量Caddの 断面図である。

【図9】表示パネルのマトリクス周辺部の構成を説明す るための平面図である。

【図10】図9の周辺部をやや誇張し更に具体的に説明 するためのパネル平面図である。

【図11】上下基板の電気的接続部を含む表示パネルの 角部の拡大平面図である。

【図12】マトリクスの画素部を中央に、両側にバネル 角付近と映像信号端子部付近を示す断面図である。

【図13】左側に走査信号端子、右側に外部接続端子の 無いパネル縁部分を示す断面図である。

【図14】ゲート端子GTMとゲート配線GLの接続部 近辺を示す平面図と断面図である。

【図15】ドレイン端子DTMと映像信号線DLとの接 続部付近を示す平面図と断面図である。

【図16】アクティブ・マトリックス方式のカラー液晶 表示装置のマトリクス部とその周辺を含む回路図であ る。

【図17】基板SUB1側の工程A~Cの製造工程を示 す画素部とゲート端子部の断面図のフローチャートであ

【図18】基板SUB1側の工程D~Fの製造工程を示 す画素部とゲート端子部の断面図のフローチャートであ

【図19】基板SUB1側の工程G~1の製造工程を示 30 AOF 陽極酸化膜 す画素部とゲート端子部の断面図のフローチャートであ

【図20】液晶表示モジュールの分解斜視図である。

【図21】液晶表示パネルに周辺の駆動回路を実装した 状態を示す上面図である。

【図22】駆動回路を構成する集積回路チップCHIが フレキシブル配線基板に搭載されたテープキャリアパッ ケージTCPの断面構造を示す図である。

【図23】テープキャリアパッケージTCPを液晶表示 パネルPNLの映像信号回路用端子DTMに接続した状 40 LCA 下側ケース 態を示す要部断面図である。

【図24】周辺駆動回路基板PCB1(上面が見える)

と電源回路回路基板PCB2(下面が見える)との接続 状態を示す上面図である。

【図25】従来技術による薄膜トランジスタを使用した カラー液晶表示装置の要部概略構造を説明するための部 分断面図である。

【符号の説明】

1 感光体

11 基体

12 感光層

10 2 コロナ放電器

3 電荷

4 露光光

5 ホトマスク

51 遮光パターン

SPC スペーサ

SUB 透明ガラス基板

GL 走査信号線

DL 映像信号線

GI 絶縁膜

20 GT ゲート電極

AS i型半導体層

SD ソース電極またはドレイン電極

PSV 保護膜

BM ブラックマスク(遮光膜)

LC 液晶

TFT 薄膜トランジスタ

ITO 透明画素電極

g、d 導電膜

Cadd 保持容量素子

AO 陽極酸化マスク

GTM ゲート端子

DTM ドレイン端子

SHD シールドケース

PNL 液晶表示パネル


SPB 光拡散板、


MFR 中間フレーム


BL バックライト

BLS バックライト支持体


RM バックライト光反射山









【図25】



【図10】




【図11】




【図12】


図12



[図13]




【図23】




【図14】


図14




【図15】




【図16】




【図17】




【図18】




【図19】








【図21】



[図24]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:		
	☐ BLACK BORDERS	
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
	☑ FADED TEXT OR DRAWING	
	☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
	☐ SKEWED/SLANTED IMAGES	
	☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
	☐ GRAY SCALE DOCUMENTS	
	☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.